电子信息器件方向论文范文参考

　　范文(一)

　　忆阻器是近50年内高速发展起来的一种新兴元器件，在改进存储芯片结构[1]、拟合人脑神经元细胞膜电位变换[2⁃4]、图像加密及解码[5]等领域有着难以估量的应用前景。这种改革式的电路元件有希望突破传统电路的局限，但在面对不同的应用场景时，需要的忆阻器模型不同，相应的电路建模方式繁杂，使得忆阻器系统的可拓展性降低。为了解决这个问题，对于多次重复应用的典型电路进行研究改进尤为重要。

　　本文旨在设计改进三种典型电路：可编程放大电路、可编程电位器和可编程矩形波振荡器，分别从数学原理和电路原理的角度分析忆阻器在电路中的作用，改进调制模块及电路结构，以期获得更好的电路特性。

　　1 忆阻器的背景知识

　　1.1 忆阻器存在的理论依据

　　在电路理论中，电阻R、电容C、电感L是电路的基本元件。三种元件分别将四种电路基本参数中的两种联系起来。蔡绍棠教授提出了忆阻的概念来描述仅剩的两种变量，磁通量Φ和电量q中存在的关系用如下公式描述：

　　[M=dΦdq] (1)

　　式中M表示忆阻。

　　1.2 忆阻器的物理特性

　　最早由HP(Hewlett⁃Packard)实验室发现在纳米维度下，金属⁃金属氧化物⁃金属的结构通强电流转型后，阻值的具体变化方向取决于激励源的方向[6⁃8]。根据控制忆阻器变化的激励源种类的不同，可以分为荷控(流控)忆阻器与磁控(压控)忆阻器[9]，它们的激励源分别为电流源与电压源。

　　本文采用磁控活动型忆阻器模型，这种模型很好地描述了忆阻器的阈值行为，其状态方程如下：

　　[iM(t)=WM(xM，vM，t)vM(t) xM=f(xM，vM，t)] (2)

　　式中：[WM(xM，vM，t)]是忆阻器的忆导函数，[xM]是忆阻器系统无量纲状态变量(即忆阻值)，故[WM(xM，vM，t)=x-1M];[xM]是[xM]的微分表达式。

　　2 典型电路设计

　　2.1 忆阻器元件建模

　　忆阻器是一种两端电气元件，它可以看作是一种基于电阻开关的非易失性存储器形式[10]。本文的忆阻器建模涉及两种仿真软件，下面将分别介绍两种建模方式。SimulqiyZ92+XuBRYGK79xqt7Bt3z2P6ao/fl97EeXNoJoFg=ink中的元件建模采用数字电路设计方法，运用加法器、乘法器、选择器、微分器等基础元器件拟合忆阻器的物理特性，其数学表达式如下：

　　[xM=βvM+0.5α-βvM+VT-vM-VT·θxM-RonθRoff-xM ] (3)

　　式中： [VT]是忆阻器阈值电压;α是当外界偏置电压小于阈值电压时忆阻器的电阻率;β对应于偏置电压大于阈值电压时的电阻率。

　　利用Simulink的数字电路模块搭建[WM(xM，vM，t)=x-1M]，建模原理图如图1所示。

　　图1原理图可分为三个部分级联：第一部分用于产生[βvM+0.5α-βvM+VT-vM-VT];第二部分通过两个比较判别器达到类似于表达式[θxM-RonθRoff-xM]的效果;第三部分将前两个部分产生的信号耦合，进行最终处理得到[WM(xM，vM，t)]信号，并通过示波器显示波形。图中i(t)为输出，V(t)为输入，二者的比值即该电路系统的电导值，由公式(3)确定，具体的设计参数如表1所示。

　　LTspice中的元件建模采用Knowm公司开源的忆阻器模型，使用Spice语言约束元器件的电气特性。该模型可以完成此次电路设计的仿真任务，故本文未建立其他模型，后文仿真均基于此模型完成。模型的边界非线性条件添加的窗函数为Joglekar[11⁃12]，它还可以更换为Fuzzy或其他适用于不同仿真的窗函数[13⁃14]。 LTspice元件建模的参数如表2所示。表中：D表示薄膜宽度;p表示Joglekar窗函数的参数。

　　2.2 基于忆阻器的可编程放大电路

　　放大器的数学原理体现在输出信号等于输入信号乘以一个固定的放大倍数，且放大倍数由忆阻器的阻值和反馈电阻共同决定。忆阻器的阻值变化方向取决于激励源所施加的激励方向，并且忆阻器只对低频信号有忆阻特性，即只有低频信号可以作为调制信号。当放大器输入端接入高频信号，此时忆阻器趋近于定值电阻。

　　可编程放大电路设计主要通过Simulink完成。设计思路在于：利用忆阻器的“记忆”特性，即外加偏置、阻值改变的特性对放大电路进行改进，将反向输入端的接地电阻更换为忆阻器，通过外加激励的方式动态编程忆阻器，进而达到对放大电路的编程效果。主要电路分为调制模块及原理模块，调制模块包含调制信号的产生及编程，原理模块包含接收调制信号作用于忆阻器，并实现放大功能。

　　可编程放大电路各模块的具体电路图如图2所示。

　　图2a)中有两个部分：第一部分将调制信号与输入信号耦合，待作用于放大电路;第二部分完成放大电路的数字原理，并用示波器显示输出波形。图2a)中Memristor模块即为图1所示的忆阻器模型，图2b)为图2a)中Programmable Step模块(即调制模块)的详细结构，输出为一段有限持续期的脉冲信号，该调制信号的长度由调制模块的输入决定，调制信号的幅值由两个阶跃信号的幅度共同决定。

　　2.3 基于忆阻器的电位器

　　电位器作为一种典型的忆阻器应用电路，其原理在于利用忆阻器的“记忆”特性做出可编程的电位器[15]。它避免了传统电位器阻值精度低、难以精确校准和数字电位器阻值变化不连续的弊端。忆阻器作为非线性器件，想要精准地校准阻值仍然存在困难，但可以采用近似函数拟合或其他方法来减小误差。本文设计了两种忆阻器应用电路：一种为通过Simulink实现的数字电路;另一种为通过LTspice实现的模拟电路。数字电路分为两个部分：调制模块和原理模块，调制模块可以组合产生有限作用期的调制信号;原理模块通过加法器实现信号的耦合，示波器显示调制结果。

　　数字电位器电路结构如图3所示。图3a)中同样可分为两部分：第一部分用于调制信号的产生与输入信号的耦合;第二部分为忆阻器模块及绘制的输出信号。图3b)为图3a)中的Modulation Signal模块(即调制模块)的详细结构，它主要通过延迟器产生调制信号，左上部分用于正向偏置信号的产生，右下部分用于反向偏置信号的产生，通过正负号识别偏置的方向。

　　范文(二)

　　为了满足流媒体、物联网(IoT)、云计算、5G移动和增强现实(AR)等应用通信的发展要求，收发设备的信息量和传输速率越来越高，可变增益放大器(VGA)作为收发链路中的关键组件，能够防止接收器饱和或控制发射功率，其噪声决定了接收机的灵敏度，线性度限制了接收机饱和[1⁃4]。相较于模拟信号控制的VGA，数控VGA可以直接与数字基带连接，无需数模转换器(DAC)来控制增益，从而降低了电路的复杂性，同时抗干扰能力强，能提供精确的增益控制[5⁃7]。由于SiGe BiCMOS工艺具有良好的谐波性能，器件的截止频率较高，[1f]噪声较低，并且能够实现射频模拟电路与数字电路的混合集成，因此在收发前端领域有着广泛的应用，尤其是在高速高灵敏度接收链路中[8⁃9]。收发链路结构图如图1所示。本文提出的高性能数控VGA采用SiGe BiCMOS工艺，创新性地使用增益控制字实现数控增益调节，设计最高有效位(MSB)实现高低增益切换，同时实现两段增益调节范围，提升数控VGA的可重构性，适用更广的应用场景，符合可变增益放大器的发展趋势。基于电流舵结构设计跨导增益(gm)单元，结合宽带跨阻放大器，实现了宽增益范围、高线性度数控VGA。

　　1 数控可变增益放大器的设计实现

　　为了进一步提升芯片的集成度，数字和模拟电路往往集成在同一系统中，而随着工艺的提升，数字电路的标准电源电压正在显著下降，因此，模拟元件的电压信号范围也随之明显缩小。为了克服电源电压对信号摆幅的限制，增大增益调节范围，本文的VGA结构采用电流模式进行设计。此外，相较于电压模式，电流模式VGA的抗干扰能力更强，能够有效地降低信号失真，提升线性度[8]。与单端结构相比，全差分结构具有更好的抗噪性和更高的线性度，因此本文采用全差分结构进行设计[10⁃11]。为了实现两段数控增益的高性能可重构数控VGA，设计功能框图，如图2所示。数控VGA主要包括前置放大器、增益控制单元和输出放大器三大主要模块，此外还包括偏置单元和输入/输出接口单元。本节针对主要的三大模块进行设计分析。

　　1.1 前置放大器

　　前置放大器为固定增益的跨阻放大器，采取电压输入、电流输出的形式，在MSB(c7)控制下实现高低增益两种工作模式的切换，具体电路结构如图3所示。M1～M4为射随器，作为输入缓冲，将差分输入的电压信号转换为电流信号，经放大管M5～M8放大后输出到增益控制级。带射极负反馈的共射极放大器M9～M16为开关管，为放大管构建静态工作点。以差分结构中的NPN M9和M13为例，分析电路的两种工作状态。MSB(c7)为1时，前置放大器工作在高增益模式，B1将M9偏置在正向放大区，B3将M13偏置在截止区，因此放大管M5工作在正向放大区，实现14 dB的增益;MSB(c7)为0时，前置放大器工作在低增益模式，B1仍将M9偏置在正向放大区，但B3此时将M13偏置在正向放大区，因此电流信号不再仅流经放大管M5，也流经M13，此时前置放大器的增益为1 V/V。

　　图4为传统共射极放大器和带射极负反馈的共射极放大器。其中，传统共射极放大器的电压增益为：

　　[Av=gmRC] (1)

　　传统带射极负反馈的共射极放大器的电压增益为：

　　[Av=RC1gm+RE] (2)

　　可以看出，在[RE≫1gm]时，等效跨导[Gm≈1RE]，相较于传统共射极放大器，传统带射极负反馈的共射极放大器能够实现更高的线性度，但是以低增益和高噪声为代价。因此，本文提出图5所示的信号放大结构。放大管M5～M8利用电阻R10与R1实现对四路差分电流信号的放大。MSB为1时，M5～M8在M9～M16的偏置下均处于正向放大区。在t时刻，M5、M8导通效果弱于M6、M7，因此n点被上拉后的电压高于m点被下拉后的电压，流经R10的电流流向为n到m。同理，在t+[T2]时刻，m点被上拉后的电压高于n点被下拉后的电压，流经R10的电流流向为m到n。因此，在周期变化的电压控制下，R10被充放电产生输出电流，输出电流流经R1又转化为输出电压，输入到下一级的增益控制级。

　　针对图5小信号电路中的节点e、f、m、n进行分析：

　　[v+onR1=gmn(v+i-vm)+v+on-vmron] (3)

　　[v-opR1+gmp(v-i-vn)+vn-v-oprop=0] (4)

　　[gmn(v+i-vm)=gmp(v+i-vm)+vm-vnR10] (5)

　　[gmp(v-i-vn)=gmn(v-i-vn)+vm-vnR10] (6)

　　式中：[v+i]、[v-i]分别为差分输入电压信号;[v+on]、[v-on]、[v+op]、[v-op]分别为NPN的差分输出电压信号和PNP的差分输出电压信号;[gmn]、[gmp]分别为NPN M5、M6和PNP M7、M8的跨导;[vm]、[vn]分别为节点m、n的电压;[ron]、[rop]为NPN M5、M6和PNP M7、M8的体电阻;R1、R10为固定电阻。

　　又因为节点m、n处为差分信号，即[vm=-vn]，进一步计算可得单条支路的增益[Av]为：

　　根据式(7)设计前置放大器中放大管的跨导与固定电阻值，实现17 dB的电压增益。同时可以看出，相较于牺牲增益和噪声性能来提升线性度的传统带射极负反馈的共射极放大器，利用R10构建类似推挽结构的放大主通路，能够通过合理设计R10的阻值和管子跨导，在保留高线性度的同时实现高增益，降低两段增益调节范围的重合区间，扩大VGA的有效增益控制范围。

　　1.2 增益控制级

　　为了实现对增益的精确控制，按照增益控制范围设计各位增益码控制下的放大电路参数，使其在导通时产生的放大电流吻合1∶2∶4∶8∶16∶32∶64∶128的比例关系，通过增益控制字选通并联的7路放大电路，实现不同的增益码[12]。增益控制单元部分电路结构如图6所示。以输入电流信号IBA、数字位c6控制下的输出电流PIBA(out6)的电路结构为例。当c6为0时，开关闭合，M3导通，将q点电位上拉至高电平，放大管M2截止，c6控制字控制的电路对总输出电流PIBA无贡献;当c6为1时，开关断开，M3截止，q点电位降低，放大管M2工作在正向放大区，c6控制字控制的放大电流PIBA(out6)接入总输出电流PIBA。

　　当c6为1时，射随器M1提供了高输入电阻、低输出电阻和近似为1的电压增益，放大管M2为带射极负反馈的共射极放大器，经过小信号分析可得增益表达式为：

　　[Av=RC1gM2+R3] (8)

　　式中：[RC]为输出级的输入电阻;[gM2]为M2跨导;[R3]为固定电阻。

　　低增益模式下的增益控制范围为-25～20 dB，高增益模式下的增益控制范围为-11～34 dB，以低增益模式为例，计算跨导单元的增益设置。LG127对应的增益大小为20 dB，即10 V/V，为了保证7位增益码能够覆盖增益范围，每一个增益码对应的增益值应该大于[G0min]。[G0min]公式为：

　　[G0min=10 V/V127=0.078 7 V/V] (9)

　　以此设计电阻大小与管子跨导，进一步可以得到步进分辨率为0.07～6 dB/bit。

　　1.3 输出放大器

　　输出级主要结构采用基于共射极的推挽式乙类放大器，将经过增益控制字控制放大后的电流进行最后一次放大，与输出阻抗匹配后实现合理的增益[13]。通过设置合理的偏置M9、M10、M15、M16，提供静态工作点，同时采用与传统推挽式放大器相反的管子类型，规避交越失真，消除死区。输入缓冲M1、M2采用共基极组态，实现级间阻抗匹配。级联射随器M3、M4提高输出阻抗，增强驱动能力。M5、M6将电压拉低/拉高一个Vbe，构造放大管M7、M8的静态工作点，同时提供共射极所需的高输入阻抗进行级间阻抗匹配。设计局部反馈回路M11～M14和整体反馈回路R7来提升电路的稳定性。输出级电路结构如图7所示。

　　2 仿真测试结果

　　本文基于SiGe BiCMOS工艺设计的VGA芯片图像如图8所示。图中除前置放大器、增益控制级和输出级三个主要模块之外，还包括控制信号产生单元、串行数字位转为并行控制信号的移位寄存锁存单元、偏置电路和输入/输出接口单元。本文VGA经过了FF、TT、SS三种工艺角条件下的仿真，并且在常温、5 V电源电压的条件下，利用频谱分析仪进行了增益调节范围、线性度、噪声等性能的测试验证。

　　VGA增益调节范围后仿真结果与测试结果对比图如图9所示。由图可以看出，本文中的VGA实现了增益调节范围为-25～20 dB的低增益模式和-11～34 dB的高增益模式。

　　图10为线性度的仿真结果与测试结果对比图。由图10可以看出，OIP3达到了35.23 dBm，OP1 dB达到了18.65 dBm，实现了较高的线性度。图11为VGA噪声性能的测试结果，输出噪声可以达到-131.60 dBm/Hz，噪声性能较为良好。此外，本文中的VGA还实现了64.9 dB的共模抑制比，带宽达到了650 MHz。

　　3 结 论

　　本文基于SiGe BiCMOS工艺设计了采用电流模式的差分VGA，在保证电路稳定性的前提下合理利用反馈回路优化电路结构，提升了VGA的线性度，抑制了噪声干扰。基于类推挽模式的电流放大结构，在规避牺牲线性度的前提下，实现了两段增益调节范围。利用MSB选通前置放大器的同时，通过7位数字控制位实现了0.07～6 dB/bit的步进分辨率，提升了VGA与数字电路集成的可能性和电路的可重构性，符合当前应用通信对接收前端中增益控制级的性能要求。

　　范文(三)

　　双路音频信号也称为双声道，指的是音频信号同时通过两个独立的音频频道进行传输[1]。这两个频道一般为左声道和右声道，是相互独立的，它们共同组成了立体声效果[2]。在双路音频信号噪声自适应分离中，分离目标是将原始信号从观测到的信号中分离出来，且该观测信号具备混合特点[3⁃4]，以此提取纯净的目标信号，获取高质量的音频信号。如何自适应地处理噪声和提高欠定盲源分离的性能，是当前研究的重点之一。文献[5]为实现信号的有效处理，对音频信号在强噪下的信号特性进行分析，并构建联合稀疏信号重构模型，计算信号的功率谱后，通过谱减法实现音频信号的降噪。但是谱减法在处理过程中可能会对语音信号造成一定的失真，尤其是在低信噪比条件下，会导致语音质量相对粗糙。文献[6]为处理小信号中的干扰噪声，提取信号中描述音频的特征向量，将提取的结果作为改进的支持向量机的输入，对特征进行分类，再对分类出来的噪声信号进行处理。然而在实际应用中，处理大量音频信号时如果应用场景的实时性需求较高，该算法的检测速度无法满足。文献[7]为有效实现噪声处理，设计并行计算架构，以此满足多时间序列数据信号的处理需求，并且采用分批计算方式进行信号处理，采用自适应滤波方法处理信号中的噪声。目前的并行模式在系统柔性、容错性和冗余性方面存在不足，这可能导致在处理大型噪声项目时，系统容易受到外部因素的干扰，无法满足mZ/jbvL58wh6LOXj0U5dVVBF9V5ZyGibc1gtfUYZsUA=复杂场景下的应用需求。文献[8]为去除音频中的噪声，将音频信号划分为多个子带，并在每个子带上独立应用自适应滤波技术，使用递归的方式更新滤波器系数，以最小化滤波后的信号与期望信号之间的误差，保证噪声处理效果。该方法在应用时如果音频处理规模较大并且音频较为复杂，可能会存在音频信号损坏现象。

　　欠定盲源分离技术作为一种有效的信号处理技术，可将信号中不确定分布情况、不同的源信号进行分离[9]。基于此，本文提出一种基于欠定盲源分离的双路音频信号噪声自适应分离方法。

　　1 基于欠定盲源分离的源信号提取

　　1.1 欠定盲源分离问题转换

　　当多个源信号同时存在于同一频段或时间域内，它们可能会相互干扰，导致信号混叠。这种情况下即使使用双路音频传感器进行捕捉，也无法准确地捕捉到所有源信号的信息，从而导致分离过程具有不确定性和非唯一性[10]。本文通过构建欠定盲源分离模型，并基于信源数量估计和信号分解重构处理，将欠定问题转换为正定问题，从而为实现源信号分离奠定基础。数量为[n]的双路音频原信号用[st=s1t，s2t，…，sntT]表示，其中[T]表示转置，[t=1，2，…，M]表示信号采样点数量。[snt]在传播以及接收过程中受到环境干扰后，会导致信号发生混叠现象[11]，此时天线阵列接收的观测信号用[xt=x1t，x2t，…，xmtT]表示，任意[xt]均为[st]的混叠，则可构建线性瞬时混叠欠定盲源分离问题的模型，公式为：

　　[xt=Ast+εt] (1)

　　式中：[A]表示混合矩阵;[εt]表示混叠加性噪声。欠定盲源分离问题时[m

　　1.1.1 基于小波包变换的欠定问题转换

　　小波包变换是一种有效的信号处理工具，可以通过逐层分解的方式保留更e4LVpJaK3u6rLJYmEIglMM3x4uD2z+nLgroUkRjd2P8=完整的有效信号，实现信号恢复。本节利用小波包变换对观测信号进行分解，以提取频带分量中的有效信息分量。被噪声污染的双路音频信号是[st]和[εt]混叠形成，则噪声信号的公式为：

　　[εt=st+ε1t+ε2txt] (2)

　　式中[ε1t]和[ε2t]分别表示电噪声和声学噪声信号。

　　采用逐层分解的方式对高频信号部分进行分解，以此保留更完整的有效信号，实现信号恢复[12]。如果小波包分解系数用[ξk]表示，则小波包变换的分解和重构公式为：

　　[ξj+1，2ck=εtlh2l-kξj，clξj+1，2c+1k=εtlg2l-kξj，cl] (3)

　　式中：[j]表示分解尺度;[c]表示第[c]条分叉树;[ξj，cl]表示该尺度下的分解系数;[l]表示分解层数;[h2l-k]和[g2l-k]分别表示低通滤波器和高通滤波器。

　　通过小波包变换后获取的高频和低频信号中均包含源信号和噪声信号，并且信号的能量存在一定差异。[xt]的能量计算公式为：

　　[Exin=1Nn=1Nξj+1，2c+1kxin2] (4)

　　通过上述公式即可完成[xt]的分解。根据能量[Exin]设定阈值，对高频和低频部分的小波系数进行筛选，高于阈值的系数被认为是有效信息，以此提取频带分量中的有效信息分量[Qit]。

　　1.1.2 信号分量筛选

　　提取频带分量[Qit]后需要对其进行筛选，以删除冗余分量，提高信号分离的效率和准确性[13]。本节采用互相关系数作为筛选标准，通过计算信号和分量之间的互相关系数来判断两者之间的关联程度。两者之间的关联程度的计算公式为：

　　式(5)中[μxin，Qit]的值越大，表示[xin]和[Qit]之间的关联性越大，则说明该信号的效用值越大;值越小表示相关性越小，冗余越大。将其中相关性小的信号删除后，保留的信号重新组合形成新的观测信号[Xt]，其表达式为：

　　[Xt=Q1t，Q2t，…，Qp-1t，xnTμxin，Qit] (6)

　　在完成信号分量筛选后，需要进一步对源信号进行估计。

　　1.2 源信号估计

　　针对前文获取的新观测信号[Xt]，采用贝叶斯信息准则的奇异值分解方法来估计源信号的数量，并获取转换后的正定白化信号。

　　在进行信号分离前，先依据贝叶斯信息准则的奇异值分解方法估计源信号的数量，估计步骤如下。

　　1) 计算[Xt]的协方差矩阵[χe]，公式为：

　　[χe=EXtXHt] (7)

　　式中[XHt]表示共轭转置。

　　2) 通过奇异值分解对[χe]进行处理，获取其中的主特征，并按照由大到小的顺序进行排列，以此获取主奇异值特征量[Ya]，再将[Ya]中特征值等于0的元素删除后生成长度为[L]的新特征向量。

　　3) 以贝叶斯信息准则为基础，获取该准则的最值，从而确定源信号的数量。贝叶斯信息准则公式为：

　　[Bk=j=1kλj-L2σ-LL-k2kL-dk+k2χe] (8)

　　式中：

　　[σ2k=j=1LλjL-k] (9)

　　[dk=Lk-kk+12] (10)

　　式中：[k]表示变量，取值为[1≤k≤L];[j=1，2，…，L];[λj]表示特征值。

　　通过公式(8)获取[Bk]的最大值对应的特征序号值，该值即为源信号数量，将获取的[Xt]转换为正定盲源分离问题，获取转换后的正定白化信号[Zt]，公式为：

　　[Zt=vXtBk] (11)

　　式中[v]表示最优分离矩阵。

　　在上述公式的基础上计算源信号的估计值，公式如下：

　　[st=vZt] (12)

　　最后对源信号的估计值[st]进行后续的噪声信号自适应分离。

　　2 噪声信号自适应分离

　　通过公式(12)获取[st]值后，采用快速独立成分分析(FastICA)法进行噪声信号自适应分离。FastICA法主要是利用极大化信号的非高斯性完成分离处理，该方法能够根据观测信号的变化自动调整分离参数，且具有适应噪声信号的特性可能随时间、环境等因素发生变化的动态特性，从而可靠地分离出独立的噪声信号和有用信号。

　　如果第[τ]次迭代后的分离矩阵用[vτ]表示，则[τ+1]次迭代后的分离矩阵计算公式为：

　　[vτ+1=ηZtδvτ-ηvτZtvτst] (13)

　　式中：[η·]和[δ·]均表示函数，前者对应均值运算，后者对应非线性，且[η·]导数用[η·]表示。

　　当[Δv=vτ+1-vτ]时，且[Δv]小于设定的迭代误差，即可获取[v]和[st]，对[st]各个维度进行辨识后，确定各个源信号的类别，以此完成双路音频信号噪声自适应分离。为保证信号的分离效果，文中采用相关性指标量化噪声信号分离效果，公式为：

　　[μs，s=vτ+1ψst，stκstκst] (14)

　　式中：[st]表示真实双路音频源信号;[κ·]表示标准差函数;[ψ·]表示协方差函数。

　　3 结果分析

　　3.1 实验环境

　　为验证所提方法对于双路音频信号噪声自适应分离的效果，以某公司的实时双向音频监听和对讲产生的双路音频信号为例展开相关测试。共计采集音频的时序为72 h，该音频的采集环境为正常车间内的环境背景，信号的频率为300～3 400 Hz。测试环境示意图如图1所示。